イーサネットの伝送の仕様は、箱から箱ではなく。ファブリックからファブリックの区間で仕様が定められています。特に、高速になると、ファブリックチップからイーサネットスイッチのフロントパネルまでの伝送仕様が重要なのです。
4x25Gbpsで実現する100G構成では、マージンは少ないものの基盤上の配線で25Gbpsの伝送が可能とされています。しかし、8x50Gbpsの400Gでは50Gbpsの伝送を基盤上で実現するにはFECが必要となりました。その結果、400Gの伝送仕様にはFEC無しの構成がありません。
FECには様々な符号構成があります。訂正能力を強化するとデータに対する訂正符号の割合が大きくなり、また処理遅延も発生します。エラーが起こる傾向によっても最適な符号構成が異なります。
すでに、100G CWDM4やSR4ではRS(528,518)FECが採用されていますが、それとは若干符号構成が異なるRS(544,518)FECになります。
CDAUI-8のBERが1E-8だがら。トランシーバーから先がerrorゼロであったとしても。ethernetの仕様である1E-12を実現できない。
KP4 FECは 1E-6を1E-15に持ち上げる
Raw BER of CDAUI-8 link to be < 1E-6; FEC brings link system BER to < 1E-15
f the packet length is 1500 bytes, the PLR can reach 10E-4 only when the BER=(10E-4)×(1/1500/8)=8.33×10E-9 and BER reach 8.33 x 10E-9.
If the packet length is 64 bytes, BER=(10E-4)×(1/64/8)=2×10E-7
FC-FEC | RS(528,514) | RS(544,514) | LPDC | |
---|---|---|---|---|
主な適用 | 25G DAC | 100G CWDM4 | 400G | 10G-T |
対象BER | 1E-8 | 5E-5 | 2.4E-4 | 1E-3 |
overhead |
1723÷2048
≒84.1%
|
|||
latency | ~82 ns | ~51 ns | ~80 ns | ~2500 ns |
FEC Clause | 74 | 91 | 94 | |
KR4 | KP4 |