400Gファイバー多重の名称

IEEEでは500mの400G DR4しか定義がありません。通称400G DR4+等の2km/10km仕様はIEEE的には4x100Gとなります。

  500m 2km 10km
IEEE 400G DR4 4x100G FR1 4x100G LR1
    400G DR4+  
    400G XDR4 400G PLR4

 

breakout構成

breakout構成を決定するのは、400G DR4等の伝送方式ではなく。ファブリックとの電気的lane構成です。400G DR4はQSFP-DDとQSFP112の二つのパッケージが主流になると思われますが、QSFP-DDでは8x50Gが可能ですがQSFP112では無理です。

QSFP-DDの400G DR4トランシーバーのMPO-12はAPCしかあり得ないのか

QSFP-DDの仕様に明記されていたような、確認します。

QSFP-DD MSA  QSFP-DD/QSFP-DD800/QSFP-DD1600 Hardware Specification  for QSFP DOUBLE DENSITY 8X PLUGGABLE TRANSCEIVERS Revision 7.0 September 29, 2023

には研磨面についての記述はありませんね。

SFF-8679 Specification for QSFP+ 4X Hardware and Electrical Specification Revision 1.8 October 4, 2018

にも研磨面についての記述は見当たらず。

IEEE 802.3 400G DR4にも研磨に関する記述は見当たらず。反射-37dB以下とあるだけ。-25dBと言われるPC研磨は脱落、-40dBのSPCでギリギリ、-50dBのUPC、-60dBのAPCなのでUPCでも仕様的には問題ないと言える。

100G LR1のリンク回復時間

PAM4変調は、信号の強さの真ん中を識別する必要があるので。信号の強さの測定を行う時間が信号の復調を開始する前に必要です。その分、光スイッチ等で切り替わって一度光の信号が途切れた場合に再び電気信号を復調を開始するまでに時間がかかります。

トランシーバー内でPAM4の処理を行わないLPO形式であれば、処理が多段にならないので多少の改善は見込めますがNRZと同等にはならないでしょう。

100G LR1のFEC遅延、消費電力

2024/01/25作業途中

  100G LR4 100G LR4 100G DR 100G LR1 100G BE3 100G BE4
FEC no RS(528/514) RS(544/514) RS(544/514) RS(544/514) RS(544/514)
latency 64Bytes 2.02μs 3.15μs 2.59μs 2.69μs 2.78μs 2.79μs
latency 1518Bytes 2.63μs 3.77μs 3.31μs 3.31μs 3.40μs 3.41μs
power class 4(3.5W) 4(3.5W) 6(4.5W) 5(4.0W) 6(4.5W) 6(4.5W)
Current 620mA 620mA 570mA 155mA 160mA 220mA
  4.0W 4.0W 4.0W 3.5W    
  • 消費電流は試験用安定化電源で3.3V供給し試験用EVB上でリンク成立後1分程度経過した時点での平均電流値、ピークはこれを上回る。
  • Latencyの測定はVeEX RXT1200/6200 RFC2544 ethernet test mode.
  • GEARBOX/PAM4 DSPは世代によって消費電力が下がることが予想される。
  • BE3:30K BiDi / BE4:40km BiDi
  • 100G CWDM4 520mA
  • 40G PLR4 430mA
  • 40G LR4 320mA

SFF-8679 TABLE 5-6 QSFP+ MODULE POWER SUPPLY SPECIFICATION

power classの定義は起動時のピークではなく定常運用時の消費電力で規定されている。例えばclass 4の3.5Wはピークでは1400mA(5.28W)。

この記事をシェア

Previous Article

December 26, 2023 • 11:49AM

Topics

トピックがありません。

From Our Blog